3HOw-fxxsmic5965299

4 月 1 日消息,本周二,英特尔逻辑技术部门副主席 Kaizad Mistry 宣布,他们已经有能力在 1 平方毫米中塞下 1 亿个晶体管,“绝对是行业历史上史无前例的。”

今年一月份英特尔在总结 10nm 芯片路线图时,还没有公开晶体管的具体尺寸。不过本周,最终数据终于出炉,英特尔的 10nm 节点将鳍片间距做到了 34nm,而最小金属间距则做到了 36nm(这两个数据在 14nm 节点时分别为 42nm 和 52nm)。

如果采用这种标准来计算,英特尔最近几年都是两倍两倍的提升晶体管密度。举例来说,22nm 进化为 14nm 的时候,晶体管密度提升了 2.5 倍,14nm 进化为 10nm 时,密度则又提升了 2.7 倍。最重要的是,10nm 芯片在运算速度和功耗上有了较大进步。

不过,英特尔这种度量方法到底能不能在整个业界推行现在还是个未知数。